关于verilog中综合的过程，可综合与不可综合的理解