UDP千兆以太网FPGA_verilog实现（三、代码前期准备-时序要求）