数码显示型计时器的HDL设计与FPGA板级调试