FPGA学习笔记（三）——Verilog时序逻辑设计与验证