CPLD/FPGA的UART接口设计之系统时钟（晶振）和波特率关系