Verilog中的reg一定会被综合成寄存器么