调试NIOS程序的时候，出现错误“DownLoad elf failed” ；最终定位到错误点
Verify failed between address 0x1000000 and 0x100A3CF
通过QSYS定位是SDRAM出现问题，但是程序明明是昨天调试通过的为什么还有报错呢?
更改SDRAM连线，重新编译无果
再次确认SDRAM管脚定义，没有错误，继续运行无果。
去掉昨天新添加的接口，无果....
没有办法打开前天下载的文件，打开Quartus ，直接Programmer,通过后,打开Eclipse debug一下，成功
难道是需要重新激活一下吗？还是和软件运行的顺序有关系？
网上搜索答案,没有网友有类似的错误出现，这里转载一下网友对Verify failed between address ....的看法，已备忘
转载于：http://www.cnblogs.com/kongqiweiliang/p/3274226.html
nios工程在编译通过后RUN的过程中出现Error Running Nios II Project: ‘Downloading ELF Process failed’问题原因：
1、nios2 cpu datamaster 没有和on chinp ram 连接 导致程序在系统ram上无法下载。
2、在加载SDRAM模块时应注意其参数的准确性，否则同样影响data总线数据传输导致该问题。
3、还有，在建立工程选择软核.sopcinfo文件时要注意路径，一般nios ii 新建工程时默认上一次工程的.sopcinfo文件，很容易就选择了该文件，导致运行失败。
4、可能是sdram时钟与cpu时钟之间的问题。
5、 PLL的问题, 重新配置PLL。关掉Nios II IDE重新编译。
Altea官网解释如下：
Title：Error Running Nios II Project: ‘Downloading ELF Process failed’
Description:
If the Nios II processor’s cpu.data_master port is not connected to all program memories (memories to which the .elf file is downloaded) the software project fails to run on Nios II hardware.
Failure to connect cpu.data_master to all program memories is a design error that the Nios II SBT does not detect.
Workaround / Fix ：Connect cpu.data_master to all program memories.
2、还有一个疑问，systemID 为默认的0时 能导致以上问题吗？
答：没有影响。
3、关于Nios II中Verify failed between address 0xxxx and 0xxxx错误的解决：
Verifying 000xxxxx ( 0%) Verify failed between address 0xxxxxx and 0xxxxxx Leaving target processor paused 论坛和网络上关于这个问题问的特别多，也是新手常见的一个问题，下面我就这个问题稍微总结一下：
a. 首先要根据address后面的两个地址判断出错的到底是什么器件。一般情况出现错误的大多是存储器。 判断的方法是根据sopc中的地址，或者是system.h中的地址，查找相应出错的器件。
b. 检查硬件焊接是否正常。 很多时候有些问题是硬件焊接造成的，这个主要针对的是自己焊接的板子，一旦地址数据总线有任何焊接问题，都会出现verify failed错误。
c. 检查sopc中的componet是否正常。 如果是自己加入的接口逻辑，这个部分要确认其正常与否。
d. 检查Quartus中的设计： 检查引脚锁定是否正确，必须一一对应，不能有一个错误； 地址对齐问题：针
对8、16、32位的外部存储器，对应地址最低位的应该是0、1、2。也就是说如果用16位的外部存储
器，那么它的最低位是ADD[1]，而ADD[0]是不用的，其他同理。 数据总线必须是双向IO口，这点很容
易忽略。 如果是SDRAM，需要计算并设定PLL的相移。
e. Nios IDE中检查项目设计是否正确。
好多此类问题都反映是SDRAM时序的问题 ，但是究竟是哪里的问题，估计每一个网友遇到的情况有都有不同,只是期待自己能够最终找到完整问题的答案
转载：https://www.cnblogs.com/hclmcu/archive/2010/07/12/1775855.html
网友hclmcu提出这样一个错误经历：
是我自己亲身经历过的，就是.bdf文件中的symbol在运用“Generat Pins for Symbol Ports”自动生成引脚的时候，生成的引脚表面上是与symbol连接在一起的，可实际上没有，只要手动把Ports 与Pins连一下，问题便可以解决了。
笔者还不懂其中的操作，无法给出答案，只能在此纪录