Verilog的非阻塞语句放到顺序块中，综合出来怎样的逻辑电路？