基于AHB总线的master读写设计（Verilog）