同步四进制可逆加减法计数器分析

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接： https://blog.csdn.net/weixin_42048463/article/details/102216653

(10分)分析下图电路, 写出驱动方程、状态方程, 并画出状态转换图, 之后判断该电路实现的逻辑功能. 

分析同步时序逻辑电路时要遵循的思维过程:

①确定触发器类型(JK触发器/D触发器/......) -> ②写出触发器状态特性方程 -> ③根据逻辑图写出输出方程, 并作可能的化简, -> ④根据逻辑图写出激励方程组, 并作可能的化简, -> ⑤将求出的激励方程组代入触发器状态特性方程, 求出次态方程组, -> ⑥根据求出的次态方程组列状态表, -> ⑦根据绘制好的状态表绘制状态图, -> ⑧仔细观察状态图, 寻找状态转换规律, 最终分析出电路的逻辑功能.

 

对于Y的推理, 不建议像图片中这样做(我的推理走了弯路) : 应从入手. 

Y=1时, , 那么或, 则或.

有了该结论, 我们可以轻松地填充图示卡诺图, 并得出Y的最简与或表达式.