重温FPGA设计之bcd加法器verilog实现