高速电路设计基本概念之——IBIS和SPICE模型

        IBIS最早由Intel领导的IBIS协会于1993年发布V1.1版本,期间经过二十多年的发展,在2015年,IBIS协会发布了IBIS V6.1版本规范,模型的兼容性更好,而且融入了相关的数字算法,在高速仿真时结果更加精确。IBIS是Input/Output Buffer Information Specification的缩写,即输入和输出缓冲器。是一种简单的行为级模型,描述的是芯片输入和输出接口行为特性,在隐藏知识产权电路结构的情况下,能够仿真出互联通路的相互关系,如信号质量和信号时序关系。

        由于IBIS描述的是各个I/O口的特性,在进行电路板板级仿真时,仿真软件采用的是查表的方式计算,不需要对芯片中的每一个电路元件进行仿真,大大提高了仿真的效率。

未完待续……

发布了30 篇原创文章 · 获赞 20 · 访问量 1万+

猜你喜欢

转载自blog.csdn.net/yinuoheqian123/article/details/102856873