Verilog 同步和异步时序逻辑的代码书写区别