【Verilog_5】: 设计一个脉冲发生器，已知系统时钟为 50MHz，生成脉冲宽度为 1ms，脉 冲间隔可调，最大间隔为 1s