CMOS电路中的功耗分为两部分：静态功耗和动态功耗；
【1】静态功耗是由漏电流引起的功耗；
【2】动态功耗分为翻转功耗和短路功耗，翻转功耗也就是0与1翻转所引发的功耗，而短路功耗则是由于PMOS和NMOS都导通时所引起的功耗；
低功耗技术
静态低功耗技术
（1）多阈值电压设计工艺
如下图所示，低阈值的标准逻辑单元具有速度快、漏电流大的特点，高阈值的标准逻辑单元具有速度慢、漏电流小的特点；所以在关键路径上可以使用低阈值的逻辑单元来优化时序，在非关键路径上可以使用高阈值的逻辑单元来降低漏电流；
（2）电源门控方法
也称为多电源方法，其思想是芯片上的一些模块可以根据需求采用不同的电源网络供电，这样当一个模块不需要工作时，这个模块可以断开电源，如手机处于待机状态时的多媒体处理单元，从而做到零功耗；
动态低功耗技术
（1）多电压域技术
对于SOC系统，可以让不同的模块使用不同的电压并以不同的频率运行，如下图所示：
对于多电压域设计，需要在不同的电压域之间使用一些电平转换单元，将输入电压转换成输出所需的电压范围；
（2）门控时钟
芯片工作时，很大一部分功耗是由于时钟网络的翻转消耗的，对于一个设计中的寄存器组由于时钟信号CLK的翻转，寄存器组会持续在CLK的上升沿来临时读取数据输入端的数据，而这时读取的数据是不变的，这就消耗了额外的功耗。如果时钟网络较大，这部分引起的功耗损失会很大。**门控技术基本原理就是通过关闭芯片上暂时用不到的功能和它的时钟，从而实现节省电流消耗的目的，门控时钟对翻转功耗和内部功耗的抑制作用最强，是低功耗设计中的一种最有效的方法。**通过一个时能信号控制时钟的开关。当系统不工作时可以关闭时钟，整个系统处于非激活状态，这样就能够在某种程度上降低系统功耗。
使用门控时钟并不符合同步设计的思想。ASIC中使用较多，FPGA中不推荐使用；
（3）动态电压和动态频率调节
将不同模块的工作电压和工作频率尽量调低到刚好满足SOC系统的最低要求来实现降低系统的功耗，这种方法最为复杂；
原文链接：https://blog.csdn.net/bleauchat/article/details/97550200
