数字逻辑_半加器_全加器_全减器_乘法器

半加器——全加器——全减器——乘法器


1.半加器——只考虑本位两个一位二进制数相加,而不考虑来自低位进位数相加的运算电路。

在这里插入图片描述
2.全加器——能同时进行本位数和相邻低位的进位信号的加法运算。
在这里插入图片描述
3.全减器——全减器是两个二进制的数进行减法运算时使用的一种运算单元,最简单的全减器是采用本位结果和借位来显示,二进制中是借一当二,所以可以使用两个输出变量的高低电平变化来实现减法运算。
在这里插入图片描述

4.乘法器:两个2位二进制数相乘的积最大为一个4位二进制数,故该电路应有4个输入变量,4个输出函数。
在这里插入图片描述
在这里插入图片描述
图片来源:百度百科

发布了48 篇原创文章 · 获赞 35 · 访问量 4993

猜你喜欢

转载自blog.csdn.net/qq_44749053/article/details/103218696