【Verilog HDL】命名的规则研究