【Verilog HDL】第四章 模块的端口连接规则——污水处理模型