【FPGA学习笔记】Verilog语言中的或（|和||）