Enregistrement d'apprentissage HDLBits-Verilog | Mise en route

1.Mise en route

problème : Construisez un circuit sans entrées et une sortie. Cette sortie doit toujours piloter 1 (ou logique haut).

La réponse n'est pas unique, juste pour référence :

module top_module( output one );

// Insert your code here
    assign one = 1;

endmodule

Explication associée :
top_moduleLe module de niveau supérieur ne peut pas être modifié

2. Sortie zéro

problème : Construisez un circuit sans entrées et une sortie qui génère un 0 constant. La
réponse n'est pas unique, juste une référence commune :

module top_module(
    output zero
);// Module body starts after semicolon
	assign zero = 0;
endmodule

Explication connexe : Ceci est assez similaire au style de syntaxe du langage C