디지털 IC 설계 연구 노트
준 안정
1. 亚稳态概念
2. 产生原因
3. 解决方法
4. MTBF平均失效时间
1. 준 안정성 개념
준 안정 상태 : 준 안정성, 트리거가 일정 시간 내에 확인 가능한 상태에 도달 할 수 없습니다. 플립 플롭이 준 안정 상태에 있으면 장치의 출력 레벨을 예측할 수 없으며 출력이 특정 정확한 레벨에서 안정화되는시기를 예측할 수도 없습니다. 이 안정적인 기간 동안 플립 플롭은 일부 중간 레벨을 출력하거나 진동 상태에있을 수 있으며이 쓸모없는 출력 레벨은 신호 경로의 다양한 플립 플롭을 따라 계단식으로 전파 될 수 있습니다.
2. 원인과 위험
이유 :
- 동기화 시스템 : 조합 논리 경로의 지연으로 인해 트리거의 유지 시간 (Th : 유지 시간) 및 설정 시간 (Tsu : 설정 시간)이 충족되지 않습니다.
- 비동기식 리셋 시스템 : 리셋 신호는 언제든지 클럭 에지 근처에서 유효하며 복구 시간이 충족되지 않습니다.
- 크로스 클럭 도메인 : 두 클럭 도메인 간의 비동기 신호 전송;
피해 :
- 논리적 오판으로 이어집니다.
- 준 안정 전파로 이어지고 다른 계단식 디지털 장치와 다른 판단을 내리고 논리를 혼란스럽게 만듭니다.
- 비동기식 리셋 회로의 준 안정 상태는 리셋 실패 및 시스템 오류를 일으킬 수 있습니다.
3. 솔루션
- 시스템 클럭 주파수를 줄이십시오.
- 빠른 응답 트리거를 사용하십시오.
- 비동기식 리셋 시스템 : 비동기식 리셋, 동기식 해제;
- 준 안정 전파를 방지하기위한 동기화 메커니즘 도입 (2 비트, 비동기 FIFO)
4. MTBF 평균 고장 시간 :
MTBF : 평균 고장 간격 , 평균 고장 시간. 준 안정 상태 발생 사이의 평균 시간 간격을 나타냅니다.
- tr : 동기화 장치에 장애를 일으키지 않고 준 안정 진동의 가장 긴 기간.
- To, z : 트리거의 전기적 특성과 관련됩니다.
- 핀 : 비동기 입력 신호 주파수;
- fclk : 동기화를위한 트리거의 클럭 주파수.
공식에서 알 수 있습니다
.MTBF는 장치의 프로세스, 설계 사양 및 동기화 논리의 타이밍 마진
과 관련이 있습니다 .MTBF는 플립 플롭의 클럭 주파수와 밀접한 관련이 있지만 준 안정성 발생 확률은 다음과 같습니다. 클럭 주파수와 관련이 없습니다.
MTBF를 개선하는 방법 :
- 고급 기술이 적용된 트랜지스터 : 더 빠른 공급 전압, 준 안정 신호의 더 빠른 안정성
- 동기식 체인을 사용하여 Tr / z 개선
[참고] : 개인 학습 노트, 실수가 있으면 알려주세요. 공손 해요 ~~~