下载vivado 2018.3软件,以及配置用vsvode外部编译器编写Verilog

1.下载vivado

2.打开vivado--create project--命名project,选择文件路径(建议选择纯英文路径,不然后面步骤中可能会出现问题)---search:xc7a35tcpg236-1---finish----空的项目创建完成;

3.右击disign sources--add sources--add or create design sources--create file--填写file name--finish(这里假设文件名为board);

4.双击(board)会在界面右边打开vivado默认的编译器

5.如何配置默认用vscode打开

6.首先去官网下载vscode,然后最好记住安装路径,以下为安装路径

https://code.visualstudio.com/download

7.下载完成后

打开vivado--tool--settings

 

将Editor:改成 C:/vscode/Miscrosoft VS Code/Code.exe [line number]:[file name](注意将路径改为自己保存的vscode下载路径)

8.打开vscode,下载Verilog扩展包

9.打开vivado刚刚创建好的board文件,此时就会自动在vscode编译器打开啦


【拓展】在以上过程中我遇到了两个问题:

问题一:vsode出现卡顿的现象,此时可以在vscode页面选择:文件--首选项--设置--搜索search:follow symlinks,取消该选项的选择(注意建议关闭vivado在vscode内以及打开的项目之后再进行)

问题二:再用vsode编写完成后,保存时显示文件读入失败,此时提示框里面会显示文件保存的路径,可能时路径中出现的中文名称,所以显示出错,这里可以尝试将文件的路径全部改成英文。


10.学习笔记,欢迎指出错误!

猜你喜欢

转载自blog.csdn.net/m0_65485230/article/details/130576195
今日推荐