本文引用TI文档
压降
压降电压 VDO 是指为实现正常稳压，输入电压 VIN 必须高出 所需输出电压 VOUT(nom) 的最小压差。
如果 VIN 低于此值，线性稳压器将以压降状态工作，不再调 节所需的输出电压。在这种情况下，输出电压 VOUT(dropout) 将等于 VIN 减去压降电压的值。
以调节后电压为 3.3V 的 TPS799 等 LDO 为例：当输出 200mA 电流时，TPS799 的最大压降电压指定为 175mV。 只要输入电压为 3.475V 或更高，就不会影响调节过程。但 是，输入电压降至 3.375V 将导致 LDO 以压降状态工作并停 止调节。
决定压降的因素
压降主要由 LDO 架构决定。
为说明原因，让我们来了解一下P沟道金属氧化物半导体 (PMOS) 和 N 沟道 MOS (NMOS) LDO，并对比其工作情况。
PMOS LDO
所示为 PMOS LDO 架构。为调节所需的输出电压，反馈 回路将控制漏-源极电阻 RDS。随着 VIN 逐渐接近 VOUT(nom)，误 差放大器将驱动栅-源极电压 VGS 负向增大，以减小 RDS，从而保持稳压。
但是，在特定的点，误差放大器输出将在接地端达到饱和状态，无法驱动 VGS 进一步负向增大。 RDS 已达到其最小值。将此 RDS 值与输出电流 IOUT 相乘，将得到压降电压。
随着 VGS 负向增大，能达到的 RDS 值越低。通过提升输入电压，可以使 VGS 值负向增大。因此，PMOS 架构在较高 的输出电压下具有较低的压降。
如图所示，TPS799 的压降电压随输入电压（也适用于输出电压）增大而降低。这是因为随着输入电压升高 VGS 会负向 增大。
NMOS LDO
NMOS 架构如图 所示，反馈回路仍然控制 RDS。但是，随着VIN 接近 VOUT(nom)，误差放大器将增大 VGS 以降低 RDS，从而保持稳压。
在特定的点，VGS 无法再升高，因为误差放大器输出在电源电 压 VIN 下将达到饱和状态。达到此状态时，RDS 处于最小值。 将此值与输出电流 IOUT 相乘，会获得压降电压。
偏置 LDO
很多 NMOS LDO 都采用辅助电压轨，即偏置电压 VBIAS
此电压轨用作误差放大器的正电源轨，并支持其输出一直摆动 到高于 VIN 的 VBIAS。这种配置能够使 LDO 保持较高 VGS，从 而在低输出电压下达到超低压降。
有时并未提供辅助电压轨，但仍然需要在较低的输出电压下达 到低压降。在这种情况下，可以用内部电荷泵代替 VBIAS
电荷泵将提升 VIN，以便误差放大器在缺少外部 VBIAS 电压轨的 情况下仍可以生成更大的 VGS 值。
除了架构之外，压降还会受到其他一些因素的影响
