目录
1.计算机基础知识
1.1 数据的表示
1.1.1 进制转换(涉及计算)
考点:掌握数据的进制转换,二进制、十进制、十六进制互转(做其他题的基础知识)
考法:与内存地址计算、IP地址计算结合考查
要点:
1.十进制转R进制:短除法
2.R进制转十进制:按权展开法
3.二进制转八进制、十六进制:分组快速转换
进制 | 开头 | 结尾 |
二进制(Binary) | 0b或0B | B结尾 |
八进制(Octal) | 0开头 | 无 |
十进制(Decimal) | 0-9 | 无 |
十六进制(Hex) | 0x或0X | H结尾 |
1 | 2 | 4 | 8 | 16 | 32 | 64 | 128 | 256 | 512 | 102 |
1.1.2 码制(涉及计算)
考点:掌握原码、反码、补码、移码转换规则,了解各种码制的表示范围和表示个数(注意补码和移码的人为定义)
考法:判断描述是否正确;计算某种码制的表示范围或表示数值的个数;不同码制的表示
要点:
1.原码、反码、补码、移码的概念
码制 | 正数 | 负数 |
原码 | 最高位为符号位的二进制数,低位表示数值的绝对值 | |
反码 | 与原码相同 | 是原码的低位绝对值按位取反 |
补码 | 与原码相同 | 是反码的末位加1 |
移码 | 补码的符号位按位取反 |
2.码制的表示范围和表示个数
- 补码和移码的下限的认为规定的,人为规定的原则是不把符号位的1当作负号,而是直接参与计算,最后的结果再补上一个负号。
- 原码和反码中+0和-0重复了,所以表示个数要减1;补码和移码中-0这个数用来参与人为规定计算了,最后成为了范围的下限,所以个数不变。
做题技巧:
1.先看是定点小数还是定点正数;
2.统一转换成二进制表示;
3.再看是什么码制,找到对应表示范围;
4.根据码制之间的关系去推算;
例题:
1.1.3 浮点数表示
考点:掌握浮点数的格式,及各部分含义,了解浮点数运算的逻辑过程
考法:判断描述正误,判断位数和阶码对浮点数的影响
要点:
1.浮点数的各部分表示含义:N=尾数*基数^阶数(阶数也叫指数)
(1)一般尾数用补码(定点小数),阶码用移码(定点整数);
(2)阶码的位数决定数的表示范围,位数越多范围越大;
(3)尾数的位数决定数的有效精度,位数越多精度越高。
2.浮点数运算规则:对阶>尾数计算>结果格式化
(1)对阶时,小数向大数看齐;
(2)对阶是通过较小数的尾数右移实现的。
3.数符:尾数的符号位;阶符:阶数的符号位。
做题技巧:
1.分别找出尾数和阶数对应的码制;(根据题干)
2.如果有数符和阶符的情况,尾数位数和阶数位数加1;(码制范围是考虑符号位的)
3.根据码制范围确定浮点数的表示范围;
例题:
解体思路:
1.看阶码(定点整数,移码表示):阶符+阶码,n=1+6=7;阶码范围为-64-63
2.看尾数(定点小数,补码表示):数符+数码,n=1+8=9;
3.结合选项,看是否有有范围包括重复的部分,可以结合坐标轴画图选择范围更大的;
1.1.4 逻辑运算
考点:算术逻辑运算优先级,短路原则
考法:根据运算表达式给出计算结果或等价表达式;判断短路原则;
要点:
1.运算符:
较高优先级(关系运算符):<(小于);<=(小于或等于);>(大于);>=(大于
或等于)。
较低优先级(关系运算符):=等于;!=不等于。
逻辑运算符:
逻辑或(、+、U、V、OR):连接的两个逻辑值全0时才取0。
逻辑与(&&、*、·、∩、八、AND):连接的两个逻辑值全1时才取1。
逻辑异或(⊕、XOR):连接的两个逻辑值不相同时才取1,相同则取0。
逻辑非(!、一、~、NOT,):将原逻辑值取反即可。
2.优先级
!(非)、&&(与)、|(或)
逻辑运算符中的“&&”和“||”低于关系运算符,“!”高于算术运算符。
因此运算符的优先顺序为:!>算术运算符>关系运算符>&&>||>赋值运算符。
3.短路原则:在逻辑表达式的解中,并不是所有的逻辑运算符都要被执行。
(1)a&&b&&c只有a为真时,才需要判断b的值,只有a和b都为真时,才需
要判断c的值。
(2) a||b||c只要 a为真,就不必判断b和c的值,只有 a为假,才判断 b。 a和 b
都为假才判断c。
1.2 校验码
考点:了解奇偶校验,了解CRC校验(利用模二除法计算),掌握海明校验位计算,区分三种校验方式的检错和纠错特点。
考法:各种校验码判断;海明校验码的计算
要点:
1.校验码概念:在原有信息的基础上增加一定的冗余信息来帮助校验
2.码距:任意两个码字之间最少变化的二进制位数就称为数据校验码的码距
{00,01,10,11}这组4个码字之间的码距是1,例如{00到01};而{00到11}的码距是2,比1大,要选最小值。
1.2.1 奇偶校验码
信息位+校验位(1位)
检查奇数(偶数)个数据位个数,而不是奇数(偶数)位。
可检查1位数据位的错误,不可纠错
1.2.2 CRC循环冗余校验码
信息位+校验位(不再是1位),位数由生成多项式决定,根据模二除法,位数与余数对应。
可检错,不可纠错
注:CRC校验细节高项才考
1.2.3 海明校验码(涉及计算)
重要公式:
其中:m是信息位的长度,r是需求的校验位长度(即多少位校验位)
做题技巧:
1.根据m计算r时,将m往 上面靠近选,例如m=50,介于和 之间;
2.又因为m已经大于了,不等式后面还加了+r+1,所以 必须大于等于6;
3.因此一般直接选择m的上限的阶数作为r。
4.校验位所放的位置为,一直到 。
2.计算机组成
2.1 CPU的组成
考点:掌握CPU各子部件的功能及其分类
考法:给定部件判断是属于运算器还是逻辑器,给定功能描述判断是什么部件
要点:
运算器 | 算术逻辑单元ALU | 数据的算术运算和逻辑运算 |
累加寄存器AC | 通用寄存器,为ALU提供一个工作区,用在暂存数据 | |
数据缓冲寄存器DR | 写内存时,暂存指令或数据 | |
状态条件寄存器PSW | 存状态标志与控制标志(争议:也有将其归为控制器的) |
|
控制器 |
程序计数器PC | 存储下一条要执行指令的地址 |
指令寄存器IR | 存储即将执行的指令 | |
指令译码器ID | 对指令中的操作码字段进行分析解释 | |
时序部件 | 提供时序控制信号 |
2.2 存储系统
2.2.1 层次化存储结构
考点:了解计算机分层存储结构相关概念(效率、容量、成本对比,局部性原理)
考法:
要点:
1.层次化分层存储结构
层次化分层存储结构:4层--CPU、Cache、内存(主存)、外存(辅存)
三级存储体系:3层--Cache、内存、外存
虚拟存储体系:2曾--内存、外存
2.层次化存储结构分类
3.局部性原理
时间局部性:刚被访问的内容,立即又被访问(循环结构)
空间局部性:刚被访问的内容,邻近的空间很快被访问(顺序结构)
2.2.2 Cache
考点:了解局部性原理,熟悉Cache的相关概念和特点,区分Cache三种映射方式
考法:选择题,Cache映射方式对比区分;Cache映射方式的控制由硬件直接控制(常考)
要点:
1.Cache相关概念:理论依据(局部性原理),大小、速度、成本等对比。
在计算机的存储系统体系中,Cache是(除寄存器以外)访问速度最快的层次。Cache改善了系统性能,提高了CPU访问内存的效率。
Cache的地址映像由硬件直接完成。(常考)
2、Cache映射方式:全相联、组相联、直接相联映像的对比(冲突率依次增高,电路复杂度依次降低)
2.2.3 主存编址计算(涉及计算)
考点:掌握主存计算模型,掌握相关参数的计算(存储单元个数,存储总容量,单位芯片容量,芯片个数)
考法:计算题,内存总容量、芯片单位容量、芯片片数
要点:
1.存储单元个数:最大地址+1-最小地址
2.内存总容量:按字节编址:内存单元数*8bit(1字节B=8bit);按字编址,内存单元数*机器字长
3.总片数=总容量/每片的容量
4.芯片单位容量=总容量/芯片片数
做题技巧:
1.注意内存大小转换
2.统一单位
2.3 输入输出技术
考点:中断;DMA
考法:中断和DMA考察较频繁
要点:
1.数据传输控制方式
程序控制(查询)方式 | 分为无条件传送和程序查询方式两种。 方法简单,硬件开销小,但I/O能力不高,严重影响CPU的利用率。 |
程序中断方式 | 与程序控制方式相比,中断方式因为CPU无需等待而提高了传输请求的响应速度(鼠标键盘) (中断向量表:保存中断服务程序的入口地址) |
DMA方式 | DMA方式是为了在主存与外设之间实现高速、批量数据交换而设置的。DMA方式比程序控制方式与中断方式都高效。(DMAC向总线裁决逻辑提出总线请求;CPU执行完当前总线周期即可释放总线控制权。此时DMA响应,通过DMAC通知I/O接口开始DMA传输。)(不需要CPU参与数据传输) |
2.4 总线技术
考点:了解总线分类,数据总线、控制总线、地址总线;
考法:判断总线分类
要点:
1.总线分类
数据总线(DB,Data Bus) | 在CPU与RAM之间来回传送需要处理或 是需要储存的数据。 |
地址总线(AB,Address Bus) | 用来指定在RAM(Random Access Memory)之中储存的数据的地址 |
控制总线(CB,Control Bus) | 将微处理器控制单元(Control Unit) 的信号,传送到周边设备。 |
3.指令系统
考点:了解指令的基本分类,、寻址方式分类
考法:根据CISC和RISC的特点判断对错;根据描述回答是哪种寻址方式
3.1 寻址方式
要点:
寻址方式 | 特点 |
立即寻址方式 | 操作数直接在指令中,速度快,灵活性差 |
直接寻址方式 | 指令中存放的是操作数的地址 |
间接寻址方式 | 指令中存放了一个地址,这个地址对应的内容是操作数的地址。 |
寄存器寻址方式 | 寄存器存放操作数 |
寄存器间接寻址方式 | 寄存器内存放的是操作数的地址 |
3.2 CISC和RISC
要点:
3.3 流水线技术(涉及计算)
考点:掌握流水线相关参数计算,
考法:相关概念和相关计算
要点:
1.流水线相关概念:针对多条指令执行效率说的;
2.流水线建立时间:一条指令执行时间(取指+分析+执行);
3.流水线周期:执行时间中最长的一段;
4.流水线执行时间(理论公式):
一条指令执行时间+(指令条数-1)*流水线周期
5.流水线执行时间(实践公式):理论算出来没有正确答案时考虑
,其中k是划分的段数,(取指+分析+执行,k=3),t是流水线周期
6.流水线吞吐率:TP=指令条数/流水线执行时间,(本质还是考理论公式)
7.流水线最大吞吐率:流水线周期倒数
8.流水线加速比:不使用流水线加速时间/使用流水线加速时间
4.可靠性
考点:掌握系统可靠性计算(串联系统、并联系统、混联系统)
考法:不同系统类型的可靠性计算
要点:
1.可靠性指标计算
2.串联系统、并联系统、混联系统
串联系统计算 | R总=R1*R2*..*Rn; |
并联系统计算 | R总=1-(1-R1)(1-R2)..(1-Rn); |
N模混联系统 | 先将整个系统划分为多个部分串联R1、R2..等,再计算R1、内部的并联可靠性,带入原公式 |
5.计算机性能指标
考点:了解常见计算机性能指标
考法:给出描述,判断对应性能指标;计算性能指标参数
要点:
字长 | 计算机一次能够读取的数据长度:32bit位 |
数据通路宽度 | 一次性数据(数据脉冲)线路能够通过的数据量 |
主存容量和存取速度 | 8G,16G |
主频 | 数据1s能够通过的次数 |
CPU时钟周期 | 主频的倒数 |
CPI | 平均每条指令的平均时钟周期个数(CPI,clock per instruction)C/I |
IPC | 每(时钟)周期运行指令条数(IPC,instruction per clock)I/C,与CPI互为倒数 |
MIPS | 百万条指令每秒(Million Instruction per Second) MIPS=指令条数/(执行时间*10^6)=主频/CPI=主频*IPC |
MFLOPS | 每秒百万个浮点操作(millon floating-point operations per second) MFLOPS=浮点操作次数/(执行时间*10^6) |
响应时间 RT | 提交请求到完成请求的时间(respponse time) |
完成时间 TAT | 指令执行完成时间 |
吞吐量 | 某一个时间间隔内完成的任务量 |
吞吐率 | 单位时间完成的吞吐量 |
兼容性 | 安装时 |