FSMC：灵活静态存储控制器
作用：可以方便的控制NOR/PSRAM,NAND FLASH,PC卡。具体的控制时序，又FSMC自动完成。
问题：
当Bank接的是16位宽度存储器的时候，HADDR[25:1]->FSMC_A[24:0]。
当Bank接的是8位宽度存储器的时候，HADDR[25:0]->FSMC_A[25:0]。
当接位宽设备的时候，比较好理解。
当接16位宽设备的时候，怎么理解呢？
MCU一直都是一次性读一个字节。那为什么可以定义u16一次读取2字节呢？因为Memory Control作为中间者，这里可以理解为FSMC，对收到的数据进行的重组或者拆分。
如驱动一个NAND FLASH共3个大过程。HADDR[19:1] -> FSMC_A[18:0] ->NAND_A[18:0]。其中HADDR[25:20]的线没用到。
操作1：（vu8*）0x00001=5；因为HADDR[19:1],所有地址变为0x00000，相当于地址右移了一位，此时FSMC明白2点，1是因为u8发现只需要写一个字节，2是最低位为1只需要改写16位总线上的高8位数据（或者低8位）即5。最后通过读-修改-写的方式，就把地址0x00001的数据改成了5.
操作2：（vu8*）0x00000=5;进入FSMC后，实际地址变为0x00000（相当于原地址右移1位），同上2点：1是u8，2是最后一个字节为0，所以把16位总线上的第8位改成5.
操作3：(vu16*）0x00003=5;进入FSMC后，实际地址变为0x00002,，发现是u16，那么16位总线上的数据即是5。
可见这样的设计HADDR[25:1]->FSMC_A[24:0]是可以方便的读取和修改NAND的数据的。而且因为又是对齐操作的，所以节省时间开销。
如果设计为HADDR[24:0]->FSMC_A[24:0]，我想也是可以的。在不出问题的情况下，由于会出现不对齐的现象，所以会影响效率。