【STM32】 RCC时钟树

-------------------------------------
STM32-RCC复位时钟控制  2019-12-27
	时钟：单片机的心脏 所有的外设想要工作都需要时钟
	
	1.HSE时钟：精度较高
		High Speed External Clock signal：高速的外部时钟
		来源：无源晶振(4-16M),通常使用8M
		控制：RCC_CR时钟控制寄存器的位16：HSEON控制
	
		LSE时钟：精度较低
		
	2.HSI时钟
		High Speed Internal Clock signal，高速的内部时钟
		来源：芯片内部，大小为8M，当HSE故障时，系统时钟会自动切换到HSI，指导HSE启动成功
		控制：RCC_CR时钟控制寄存器的位0：HSION控制
	
	3.锁相环时钟PLLCLK：
		来源：（HSI/2、HSE）经过倍频所得
		控制：CFGR：PLLXTPRE、PLLMUL
		注意：PLL时钟源头使用HIS/2的时候，PLLMUL最大只能是16，
			  这个时候PLLCLK最大只能是64M，小于官方推荐的最大时钟&@M
	
	4.系统时钟SYSCLK：
		来源：HSI、HSE、PLLCLK
		控制：CFGR：SW
		注意：通常的配置是SYSCLK=PLLCLK=72M
		
	5.HCLK时钟：给AHB的外设提供时钟
		HCLK：AHB高度总线时钟，速度最高为72M。
			  为AHB总线的外设提供时钟、为Cortex系统定时器提供时钟（SysTick）、为内核提供时钟（FCLK）
		AHB：advanced high-performance bus
		来源：系统时钟分频得到，一般设置HCLK=SYSCLK=72M
		控制：CFGR：HPRE
		
	6.HCLK1时钟：
		HCLK1：APB1低速总线时钟，最高为36M。
		       为APB1总线的外设提供时钟。2倍频之后则为APB1总线的定时器2-7提供时钟，最大为72M.
		来源：HCLK1分频得到，一般设置为PCLK1=HCLK/2=36M
		控制：RCC_CFGR时钟配置寄存器的PPRE1位
		
	7.PCLK2时钟
		PCLK2：APB2高速总线时钟，最高为72M、
			   为APB2总线的外设提供时钟。为APB2总线的定时器1和8提供时钟，最大为72M。
		来源：HCLK分频得到，议案配置PCLK1=HCLK=72M
		控制：RCC_CFGR时钟配置寄存器的PPRE2位		
		
	8.RTC时钟
		为芯片内部的RTC外设提供时钟
		来源：HSE_RTC
		
	9.MCO时钟输出
		MCO：microcontraller clock output：微控制器时钟输出引脚，由PA8复用得到
		来源：PLLCLK/2，HSE、HSI、SYSCLK
		控制：CFGR：MCO