LPDDR JEDEC note

LPDDR JEDEC 




LPDDR3

CKE拉低,两个NOP指令后(tCPDED), DDR不再接收任何信息(data/command)。


MR0[0] DAI(Device Auto-Initialization Status)0B: DAI complete 1B: DAI still in progress
MR5~MR8 Basic Configurationread only, devices info: Manufacturer ID,vendor,Density,I/O width.
MR3 IO Configuration , Driver Strength. DS



MR2 描述不清, WR Select,WR Leveling

MR10 ZQ calibration, 只支持:0xFF: Calibration command after initialization
0xAB: Long calibration
0x56: Short calibration
0xC3: ZQ Reset
其他的值,device都不应该有相应,是否做个验证?发其他值,看看,device是否有动作,电压/电流是否会变化?

MR11 ODT Control,933M/1066M 必须enable,666M/800M 需参考厂商的说明书。

MR16、MR17, PASR

MR33:39,MR43:47,(do not use)什么意思,不能发生这个模式寄存器的读或写?

MR32、MR40,DQ Calibration Pattern

MR41、MR42、MR48,CA Training

MR63, Reset


timing paramter

tCCD : CAS-to-CAS delay,   从性能角度? burst length的配置和这个参数有关系?

tRCD :active command 发出 到 读/写 command发出的最小时间间隔。

tRC: (tRAS+tRP)  同一个bank,两次active command的最小间隔时间。

tRRD :  不同bank,两次active command的最小间隔时间。

tRP : Row precharge time, 一个precharge command执行的最小时间。同一个bank,改变row slect前,必须关闭 active的row,使用precharge command。

tCKE : CKE min.pulse width(high or low pules width), CKE拉低或拉高,最小电平维持时间。

tWTR :internal write to read command delay,   最后一笔写数据结束,到read command可以发送的最小时间。

tWR: write recovery time,最后一笔写数据结束,到precharge command可以发送的最小时间。

tREF:Refresh period,  

tREFI:Average periodic refresh interval, auto refresh 的周期。

tRFC: refresh command 后,active、refresh、precharge命令执行需等待的时间。

tRAS: row active time,   active command后执行 precharge命令的最小等待时间。

tFAW: Four-bank activate window. 在tFAW时间内,activate的bank不能超过4个。

tXSR: self refresh exit to next valid command delay. 执行退出self refresh 命令后,再执行其他命令需等待的最小时间。

tXP:Exit power-down to next vaild command delay 。执行退出power-down命令后,再执行其他命令需等待的最小时间。

tDQSCK:DQS output access time from CK_t/CK_c。


tRTP: burst read的timing图中,RL和tRTP怎么理解?????????? 

tMRW:mode register write command 发出后,到有效命令可发出的最小时间间隔。 (NOP command 允许)。

tMRD:mode register set command delay.   大于等于tMRW、tMRR.

tCKESR: 进入selfrefresh mode, CKE持续的最小时间。 (self fresh mode 最大持续时间没有限制)


per-bank refresh , bank counter 在reset、auto-bank refresh或退出selfrefresh后会归0(controler和devices)。


LPDDR4
MR

tRC: (tRAS+tRFC?)  同一个bank,两次active command的最小间隔时间。

猜你喜欢

转载自blog.csdn.net/upc886/article/details/78037225
今日推荐