基于FPGA的DDS开发和实现,可修改输出正弦的频率和相位,包含testbench - 代码天地

基于FPGA的DDS开发和实现,可修改输出正弦的频率和相位,包含testbench

企业开发 2023-05-04 15:23:49 阅读次数: 0

NoSuchKey

猜你喜欢

转载自blog.csdn.net/hlayumi1234567/article/details/130277079

基于FPGA的DDS开发和实现,可修改输出正弦的频率和相位,包含testbench

m基于FPGA的带相位偏差64QAM调制信号相位估计和补偿算法verilog实现,包含testbench

m基于FPGA的带相位偏差QPSK调制信号相位估计和补偿算法verilog实现,包含testbench

基于FPGA的图像sobel边缘提取算法实现,包含testbench和matlab验证程序

基于FPGA的FFT变换和反变换实现,使用IP核设计,包含testbench

m基于FPGA的基础OFDM调制解调verilog实现,包括IFFT和FFT,包含testbench

基于FPGA实现DDS正弦波发生器

m基于PN导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench

m基于uw导频序列和cordic算法的基带数据帧频偏估计和补偿FPGA实现,包含testbench

m基于FPGA的高斯白噪声信道模拟系统verilog实现,包含testbench,可以配置不同的SNR和频偏

m基于FPGA的OFDM系统中降PAPR技术的实现,包含testbench测试文件和MATLAB辅助测试

【FPGA+sin】基于DDS(直接数字合成)的正弦信号发生器模块FPGA实现

m基于FPGA的图像Harris角点特征提取和图像配准verilog实现,包含testbench和MATLAB辅助验证

基于FFT傅里叶变换的64QAM基带信号频偏估计和补偿算法FPGA实现,包含testbench和matlab星座图显示

基于FFT傅里叶变换的16QAM基带信号频偏估计和补偿算法FPGA实现,包含testbench和matlab星座图显示

m基于FFT傅里叶变换的QPSK基带信号频偏估计和补偿算法FPGA实现,包含testbench和matlab星座图显示

m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小

基于FPGA的LFSR16位伪随机数产生算法实现,可以配置不同的随机数种子和改生成多项式,包含testbench

m基于FPGA的多径信道模拟verilog实现,包含testbench,可配置SNR,频偏,多径增益和多径延迟

基于FPGA（DDS）的正弦波发生器

[参]基于FPGA的DDS实现

m基于FPGA的带相位偏差16QAM调制信号相位估计和补偿算法verilog实现

基于FPGA的Lorenz混沌系统verilog开发,含testbench和matlab辅助测试程序

m基于FPGA的QPSK软解调verilog实现,含testbench和MATLAB辅助验证程序

m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,包含载波同步

m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

DDS-正弦-Modelsim和MATLAB

DDS-正弦-SignalTap和MATLAB

今日推荐

周排行

ASP.NET MVC零基础自学篇：（二） ASP.NET MVC Web 应用程序

Linux中的NetworkManager网络管理

倍增ST应用选择客栈（提高组）

《沉思录卷六》不朽之誉不过一时虚幻

Linux根目录介绍

SVM真实数据集和多分类

Install SVN tool on redhat

nginx实现proxy_cache

HDU 5583 Kingdom of Black and White

深入扒 HashMap 源码 - 6.2 HashMap 内部类 TreeNode

每日归档

更多

2025-01-30(0)

2025-01-29(0)

2025-01-28(0)

2025-01-27(0)

2025-01-26(0)

2025-01-25(0)

2025-01-24(0)

2025-01-23(0)

2025-01-22(0)

2025-01-21(0)