芯司机《 每日一题》会每天更新一道IC面试笔试题（其中有些题目已经被很多企业参考采用了哦），聪明的你快来挑战一下吧！
今天是第43题
低功耗设计策略在之前的真题中我们系统的介绍过，本道题目我们通过修改电路的方式来强化一下CG（clock gating） cell的使用
今天的题就是这样啦，开始解题吧
公布答案！
如解说中所说：
本题中的电路大家在写代码的时候会经常用到，手稿中也给出了电路图对应的Verilog代码。如何降低功耗，除了断电之外最有效的方式就是停时钟，这就是CG cell存在的价值，通过EN来控制时钟是否存在，如果EN的翻转率很低，该寄存器基本上只有静态功耗了。CG cell的插入在电路综合阶段通过工具自动完成。
直击求职难点，“每日一题”剑指offer！
请大家持续关注，我们会带来更多更全面的知识分享，助力学生就业。
E课网(www.eecourse.com)是摩尔精英旗下专业的集成电路教育平台，致力于半导体行业高质量集成电路专业人才的培养。平台以集成电路企业岗位需求为导向，提供贴合企业环境的实训平台，通过线上线下的培训方式, 快速培养学员符合企业需求。
E课网拥有成熟的培训平台、完善的课程体系、强大的师资力量，规划中国半导体精品课程体系168门，涵盖整个集成电路产业链，并拥有4个线下实训基地。至今深度培养总人数15367人，为行业直接输送专业人才4476名。与143所高校建立深度合作关系，共举办企业专场IC培训240场。
————————————————