Virtuoso IC618-10uA电流基准的二级Miller补偿运放电路设计

10uA电流基准的二级Miller补偿运放电路设计



一、放大器的设计

以带隙电路中的放大器为例,其主要作用是使两个输入点的电平相等,所以只要增益足够就可以了,另外为了防止振荡,相位裕度也要足够,其他指标不是特别重要。下图为放大器提供偏置电流为理想电流源,在实际工艺制造过程中一般做不出理想电流源。
在这里插入图片描述
由一个电流镜做负载的差分级和一个共源级结构二级运放电路,PM1、PM2作为第一级运放的差分输入,NM0、NM1以电流镜负载作为第一级运放的负载端,PM0为电流沉为第一级运放的差分输入提供偏置电流;NM2为第二级放大,PM3为第二级放大的负载端,采用共源级接法。C0为密勒电容,将主次极点分离,可增大相位裕度。


二、启动+电流基准电路

在二级运放的设计过程中,为使相位裕度达到指标要求,需要利用频率补偿。此次采用的是 RC 密勒补偿,将把运放的输入极点往低频处推,而且将引入一个零点。通过计算,可以调整电阻 R 的取值,将零点移到左半平面,而且使零点略大于单位增益带宽,使得运放的相位裕度得到提高。
在这里插入图片描述


总体电路如下:
在这里插入图片描述

分析

运放分析

上面已经介绍二级运放的构造,就不在过多叙述。右半部分为二级运放,采用RC密勒补偿,用工作在线性区的NMOS管代替电阻,负载电容与补偿电容满足C=0.22CL.

电流基准源

紧挨着二级运放电路为一个10ua的电流基准源为整个电路提供偏置,电流的大小利用MOS管上的压差作用在电阻上产生与电源无关的电流。为了得出一个对 VDD不敏感的解决方法,要求基准电流 IREF与输出电流 IOUT镜像,暂时不考虑沟道长度调制效应所引起的问题,也就是 VDS对电路的影响,利用在电阻 RS在 失配NMOS电流镜结构源极产生电压差 V得到了一个与电源电压 VDD无关的输出基准电流,其温度特性与电阻 RS和 MOS 管的工作情况有关。(该方法并非为最优方案,未考虑沟道长度调制效应)
电流基准电路存在一个弱的正反馈环路,并且整个系统的 PSRR 较低,输出基准电流随电源电压变化较大。为了提高电源抑制比,再增加一路电流镜结构电路,使反馈回路增大。作用在电阻上的压差利用两电阻的串联形式,弥补工艺上制造的差异,进而得到准确需要的阻值。

启动电路

左半部分为启动电路,利用反相器+NMOS导通来实现。具体工作如下:防止出现“简并点”,也就是电流镜结构中出现零电流的情况,当检测到零电位时,反相器输出高电位,此时末尾处NMOS管导通工作,并带动NMOS结构电流镜工作,并且不会出现低电位现象。为保证反向器正常工作,利用二极管连接的PMOS来进行降低电位的操作。

总结

计算放到下次展现,还有电路达到的标准,此次仅对电路进行完整分析。

猜你喜欢

转载自blog.csdn.net/hello15617900040/article/details/128482587
今日推荐