级联模60计数器（Verilog HDL语言描述）（仿真与综合） - 代码天地

级联模60计数器（Verilog HDL语言描述）（仿真与综合）

其他 2018-08-12 10:35:10 阅读次数: 0

NoSuchKey

猜你喜欢

转载自blog.csdn.net/Reborn_Lee/article/details/81348812

级联模60计数器（Verilog HDL语言描述）（仿真与综合）

模24的8421BCD码计数器（Verilog HDL语言描述）（仿真与综合）

数字时钟计数器（Verilog HDL语言描述）（仿真和综合）

模6计数器以及模10计数器（Verilog HDL语言设计）（Modelsim仿真与ISE综合）

基于Verilog HDL的模60BCD码计数器设计

通过仿真和综合认识T触发器（Verilog HDL语言描述T触发器）

通过仿真和综合认识JK触发器（Verilog HDL语言描述JK触发器）

Verilog HDL学习——模可控10进制计数器

基于Verilog语言设计移位计数器和模50的计数器。

Verilog HDL语言设计计数器+加法器

有限状态机设计实例之空调控制器（Verilog HDL语言描述）（仿真与综合）（附用Edraw（亿图）画状态转移图）

Verilog HDL FPGA 计数器的设计及流水灯设计。

Verilog HDL语言设计实现D触发器+计数器

使用Verilog语言描述计数器——脉动计数器；脉动计数器具有减法计数功能。采用模块设计和行为级设计方法。

基于Verilog语言的13进制计数器设计

FPGA 计数器IP核调用与验证 Verilog语言

FPGA 计数器验证与设计 Verilog语言

Verilog HDL学习——异步复位十进制计数器

基于VHDL语言描述的一个模为129的8421BCD码加法计数器

quartus仿真20：模8的二进制计数器

完成计数器的仿真

Verilog HDL仿真激励的产生

FPGA/Verilog HDL/AC620零基础入门学习——格雷码计数器实验

对时序逻辑电路采用不同描述方式，ISE综合出来的电路（RTL Schematic）比较（以模5计数器为例）

Verilog HDL语言的使用

verilog描述一个一百进制计数器（两位数码管显示）

基于Verilog语言分模块设计32位可逆计数器及模块设计中的一些错误！！！

FPGA第 8 篇，硬件描述语言Verilog HDL，初识Verilog HDL，Verilog 支持的编辑器，Verilog 的数据类型、逻辑值以及算数运算符

用Quartus仿真计数器模块：

verilog计数器count.v和测试台文件，同步置数、同步清零，计数功能，仿真波形及分析

今日推荐

周排行

Android图片与下拉框

java常用的设计模式之单例模式

zabbix自动化监控之自动注册

杨老师课堂之Excel VBA 程序开发第八讲使用工作表函数

Android 去掉底部虚拟导航栏

Android Studio 3.2 Beta 4 发布，功能改进和修复

Linux-3.5_总线驱动设备

Qt QTableView QStandardItemModel用法

session处理

分享几个实用的方法

每日归档

更多

2025-02-06(0)

2025-02-05(0)

2025-02-04(0)

2025-02-03(0)

2025-02-02(0)

2025-02-01(0)

2025-01-31(0)

2025-01-30(0)

2025-01-29(0)

2025-01-28(0)