Examen approfondi de verilog par l'EDA

La différence entre #50 ********* et *****=#50 **** :

Le premier est pour l'ensemble du relevé et le second est pour la réaffectation avec un délai de 50 unités après le calcul du résultat

Pour les affectations non bloquantes, la valeur réellement obtenue est l'instruction d'affectation qui est sur le point de se terminer. Étant donné que le délai n'est pas écoulé, elle a fait l'objet de nombreux calculs et sa valeur n'a pas été modifiée du tout. Seule la dernier peut changer sa valeur.

a<=d ;b<=a;q<=b sont combinés en trois car il y a une transmission retardée, et ce retard de transmission ne peut être ignoré, soit trois d bascules

a=d;b=a;q=b est intégré dans une bascule d

L'instruction conditionnelle incomplète sera synthétisée pour générer un verrou verrou

Les instructions conditionnelles incomplètes sont souvent utilisées dans le débogage du programme

L'encodeur prioritaire peut utiliser si esle imbrication pour obtenir la priorité

si (enb) d<=q ; sinon d<=4'hz est utilisé pour décrire la porte à trois états

Lorsque le port double est entré, il doit d'abord être affecté à un état haute impédance et utiliser enb pour régler t=enb? d : 4'hz sinon ligne et

Plusieurs portes à trois états sont généralement écrites avec plusieurs toujours, sinon il est facile de faire des erreurs lors de l'écriture si dans une toujours

Les portes à trois états peuvent être utilisées dans la conversion de niveau de transmission de bus et de partage de temps, etc.

Les ports bidirectionnels sont généralement utilisés dans la transmission de données, la construction d'un bus de données bidirectionnel

Originaux personnalisés :

primitive XOR2(DOUT,X1,X2)
input X1,x2;
output DOUT;
table //X1 X2 : DOUT
        0  0  : 0;
        0  1  : 1;
        1  0  : 1;
        1  1  : 0;
 endtable
endprimitive

Déclaration d'appel :

XOR2 U1(so,a,b)

Lequel peut être utilisé lors de la définition du composant lors de la liste de la table de vérité ? montrer ne s'en soucie pas

Le cycle de service de 11 divisions de fréquence est de 50%

module div11

11位加法计数器 cnt

上升沿cnt<11/2时候x_p=1 否则为0
下降沿时候x_n=x_p
然后把x_n和x_p相或 就得到最终波形

7.5 division de fréquence

module div7p5x

先来一个7.5*2也就是15加法计数器cnt
上升沿时候 cnt<15/4 xp=1 否则为0
下降沿时候 cnt>15/2&&cnt<15/2+15/4 xn=1 否则为0
然后把xp和xn相或

.5 est dû au désalignement des fronts montants et descendants des deux formes d'onde ou

La division de fréquence de 11 est la division de fréquence paire générée en ajoutant 1 car ils sont tous décalés.

Guess you like

Origin blog.csdn.net/weixin_63163242/article/details/128749366