...............의 Verilog 연구 (XIII)을 기본 문법 노트 게이트 게이트 [십시오]

의 Verilog 논리 게이트의 모델과 스위치에 좋은 몇 가지 빌드하고있다. 스위칭 문에 포함 된 모듈은 예로서 모델을 참조 할 수에 따라서 구성된 모듈을 설명한다.

논리 게이트 :

및 (출력, 입력, ...)  

NAND (출력, 입력, ...)

또는 (출력, 입력, ...)

도 (출력, 입력, ...)

XOR (출력, 입력, ...)

XNOR (출력, 입력, ...)

버퍼와 NAND 게이트

BUF (출력 ... 입력)

하지 (출력 ... 입력)

삼 상태 게이트 :

bufif0 (출력, 입력 가능)

bufif1 (출력, 입력 가능)

notif0 (출력, 입력 가능)

notif1 (출력, 입력 가능)

MOS 스위치

NMOS (출력, 입력 가능)

PMOS (출력, 입력 가능)

rnmos (출력, 입력 가능)

rpmos (출력, 입력 가능)

CMOS 스위치

CMOS (출력, 입력 Nenable, Penable)

rcmos (출력, 입력 Nenable, Penable)

양방향 스위치 :

트란 (입출력, inout2)

rtran (입출력, inout2)

방법 제어 스위치

tranif0 (inout1, inout2 제어)

tranif1 (inout1, inout2 제어)

rtranif0 (inout1, inout2 제어)

rtranif1 (inout1, inout2 제어)

-위로 당기고 풀다운 소스를 소스를

풀업 (출력)

풀다운 (출력)

다음은 게이트 회로의 진리표이다 :

상기 L과 H의 논리 값은 미지의 값 부분을 나타낸다. L은 0 또는 Z이고, Z는 H 또는 1을 나타내고;

받는 일정 1 AND 게이트의 진실 테이블

 0 

 1 

 엑스 

 부터 

 0 

 0

 0

 0

 0

 1

 0

 1 

 엑스

 엑스

 엑스

 0

 엑스

 엑스

 엑스

 부터

 0

 엑스

 엑스

 엑스

낸드 게이트의 진리표에 일정 2

낸드

 0 

 1 

 엑스 

 부터 

 0 

 1

 1

 1

 1

 1

 1

 0 

 엑스

 엑스

 엑스

 1

 엑스

 엑스

 엑스

 부터

 1

 엑스

 엑스

 엑스

일정 3 게이트 진실 테이블

또는

 0 

 1 

 엑스 

 부터 

 0 

 0

 1

 엑스

 엑스

 1

 1

 1 

 1

 1

 엑스

 엑스

 1

 엑스

 엑스

 부터

 엑스

 1

 엑스

 엑스

NOR 게이트 진리표 표 4

...도 아니다

 0 

 1 

 엑스 

 부터 

 0 

 1

 0

 엑스

 엑스

 1

 0

 0 

 0

 0

 엑스

 엑스

 0

 엑스

 엑스

 부터

 엑스

 0

 엑스

 엑스

XOR 게이트 진리표 표 5

XOR

 0 

 1 

 엑스 

 부터 

 0 

 0

 1

 엑스

 엑스

 1

 1

 0 

 엑스

 엑스

 엑스

 엑스

 엑스

 엑스

 엑스

 부터

 엑스

 엑스

 엑스

 엑스

일정 (6)의 NOR 게이트의 진리표

XOR

 0 

 1 

 엑스 

 부터 

 0 

 1

 0

 엑스

 엑스

 1

 0

 1 

 엑스

 엑스

 엑스

 엑스

 엑스

 엑스

 엑스

 부터

 엑스

 엑스

 엑스

 엑스

 일정 7 버퍼와 NAND 게이트의 진리표

BUF

 

아니

입력

산출

 

입력

산출

0

0

 

0

1

1

1

 

1

0

엑스

엑스

 

엑스

엑스

부터

엑스

 

부터

엑스

표 8 진리표 버퍼 단말을 사용

Bufif0

사용

 

Bufif1

사용

0

1

엑스

부터

0

1

엑스

부터

에이

에이

0

0

부터

에이

에이

0

부터

0

1

1

부터

H

H

1

부터

1

H

H

엑스

엑스

부터

엑스

엑스

엑스

부터

엑스

엑스

엑스

부터

엑스

부터

엑스

엑스

부터

부터

엑스

엑스

엑스

표 9 버퍼는 NAND 게이트 진리표의 단말을 사용

notif0

사용

 

notif1

사용

0

1

엑스

부터

0

1

엑스

부터

에이

에이

0

1

부터

H

H

에이

에이

0

부터

1

H

H

1

0

부터

1

부터

0

엑스

엑스

부터

엑스

엑스

엑스

부터

엑스

엑스

엑스

부터

엑스

부터

엑스

엑스

부터

부터

엑스

엑스

엑스

일정 제어 단자 (10) MOS 형 진리표

PMOS

Rpmos

제어

 

NMOS

Rnmos

제어

0

1

엑스

부터

0

1

엑스

부터

에이

에이

0

0

부터

에이

에이

0

부터

0

1

1

부터

H

H

1

부터

1

H

H

엑스

엑스

부터

엑스

엑스

엑스

부터

엑스

엑스

엑스

부터

부터

부터

부터

부터

부터

부터

부터

부터

부터

규칙 :

1) 버퍼 게이트하는 NOT 게이트를 출력하는 복수의 수,이 출력 값은 동일하다.

NMOS 트랜지스터가 PMOS는, CMOS가 트란이 tranif0가 tranif1 식 스위치를 켜면 2)는 입력에서 출력으로의 신호 강도가 변화하지 않는다.

3) rnmos, rpmos, rcmos, rtran, rtranif0, 스위치 rtranif1 타입 오픈 타입과 저항 스위치, 강도에 대한 입력으로부터 그 출력 신호를 변경할 수있는 경우.

감소

공급

손잡이

강한

손잡이

손잡이

약한

매질

약한

매질

매질

작은

작은

작은

highz

highz

---------------------
저자 : SYoong
출처 : CNBLOGS
원본 : https://www.cnblogs.com/SYoong/p/6068439.html
면책 조항 :이 문서 저자 원래의 문서, 복제, 보웬 링크를 첨부 해주세요!

추천

출처www.cnblogs.com/shawnchou/p/11491412.html