m基于FPGA的CRC循环冗余校验系统verilog实现,包含testbench - 代码天地

m基于FPGA的CRC循环冗余校验系统verilog实现,包含testbench

企业开发 2023-05-17 07:44:17 阅读次数: 0

NoSuchKey

猜你喜欢

转载自blog.csdn.net/hlayumi1234567/article/details/130651347

m基于FPGA的CRC循环冗余校验系统verilog实现,包含testbench

m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,包含载波同步

m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的交织解交织系统verilog实现,包含testbench

m基于FPGA的AGC自适应增益控制系统verilog实现,包含testbench

m基于FPGA的8PSK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的8FSK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的4FSK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的GFDM调制解调系统verilog实现,包含testbench仿真测试文件

m基于FPGA的8ASK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的4ASK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量

m基于FPGA的高斯白噪声信道模拟系统verilog实现,包含testbench,可以配置不同的SNR和频偏

m基于FPGA的OFDM调制解调系统verilog实现,包括IFFT,FFT以及成型滤波器,包含testbench

m基于FPGA的OFDM系统verilog实现,包括IFFT,FFT,成型滤波以及加CP去CP,包含testbench

m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench

m基于FPGA的8点DCT变换verilog实现,包含testbench,并对比matlab的计算结果

m基于FPGA的基础OFDM调制解调verilog实现,包括IFFT和FFT,包含testbench

m基于FPGA的256QAM调制信号产生模块verilog实现,包含testbench

m基于FPGA的桶形移位寄存器verilog实现,包含testbench

m基于FPGA的各类存储器纯Verilog实现,包含testbench,包括RAM,SRAM等

m基于FPGA的1024QAM调制信号产生模块verilog实现,包含testbench

Verilog语言实现并行（循环冗余码）CRC校验

基于FPGA的FSK调制解调通信系统verilog实现,包含testbench

m基于FPGA的带相位偏差QPSK调制信号相位估计和补偿算法verilog实现,包含testbench

今日推荐

周排行

Sping整合ActiveMQ（五.常见错误分析）

jquery ajax发送请求实例模板

北风设计模式课程---24、迭代模式

[Luogu] 兽径管理

1030 Travel Plan （30 分）(dijkstra算法+dfs+边权)

springboot-shiro中的问题

数据访问安全代理 CASB

RocketMQ与Kafka对比

Rider 2019.3.3 发布，跨平台 .NET IDE

Ubuntu切换root su -

每日归档

更多

2025-03-17(0)

2025-03-16(0)

2025-03-15(0)

2025-03-14(0)

2025-03-13(0)

2025-03-12(0)

2025-03-11(0)

2025-03-10(0)

2025-03-09(0)

2025-03-08(0)