m基于FPGA的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量 - 代码天地

m基于FPGA的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量

编程语言 2023-05-07 19:38:13 阅读次数: 0

NoSuchKey

猜你喜欢

转载自blog.csdn.net/hlayumi1234567/article/details/130548991

m基于FPGA的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量

m基于FPGA的高斯白噪声信道模拟系统verilog实现,包含testbench,可以配置不同的SNR和频偏

m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,包含载波同步

m基于FPGA的QPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的DQPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的AGC自适应增益控制系统verilog实现,包含testbench

m基于FPGA的CRC循环冗余校验系统verilog实现,包含testbench

m基于FPGA的交织解交织系统verilog实现,包含testbench

m基于FPGA的8PSK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的8ASK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的8FSK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的4ASK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的2ASK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的GFDM调制解调系统verilog实现,包含testbench仿真测试文件

m基于FPGA的4FSK调制解调系统verilog实现,包含testbench测试文件

m基于FPGA的通信数据帧加扰解扰verilog实现,包含testbench

m基于FPGA的costas环载波同步verilog实现,包含testbench,可以修改频偏大小

m基于FPGA的16QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的64QAM调制解调通信系统verilog实现,包含testbench,不包含载波同步

m基于FPGA的OFDM调制解调系统verilog实现,包括IFFT,FFT以及成型滤波器,包含testbench

m基于FPGA的OFDM系统verilog实现,包括IFFT,FFT,成型滤波以及加CP去CP,包含testbench

m基于FPGA的8点DCT变换verilog实现,包含testbench,并对比matlab的计算结果

m基于FPGA的基础OFDM调制解调verilog实现,包括IFFT和FFT,包含testbench

m基于FPGA的256QAM调制信号产生模块verilog实现,包含testbench

m基于FPGA的桶形移位寄存器verilog实现,包含testbench

m基于FPGA的1024QAM调制信号产生模块verilog实现,包含testbench

m基于FPGA的各类存储器纯Verilog实现,包含testbench,包括RAM,SRAM等

基于FPGA的FSK调制解调通信系统verilog实现,包含testbench

m基于FPGA的多径信道模拟verilog实现,包含testbench,可配置SNR,频偏,多径增益和多径延迟

今日推荐

周排行

趣谈网络协议（八）TCP协议（下）

Lua的自我学习之路-语法学习8

lcd显示数字+0x30

17个Python骚技巧

Python完全平方数

Django 项目试炼blog（10） --补充滑动验证码

AFLW2000数据库介绍

解决ADB server didn't ACK问题

Machine learning--线性回归

返回类型是引用类型的几种情况

每日归档

更多

2025-01-21(0)

2025-01-20(0)

2025-01-19(0)

2025-01-18(0)

2025-01-17(0)

2025-01-16(0)

2025-01-15(0)

2025-01-14(0)

2025-01-13(0)

2025-01-12(0)