时钟系统结构介绍
五个时钟源
XT1CLK:低频振荡器
VLOCLK:内部超低功耗低频振荡器,典型12kHz
REFOCLK:内部调整低频参考振荡器,典型32768Hz
DCOCLK:内部数字时钟振荡器,可由FLL稳定后得到
XT2XLK:高频振荡器
三个时钟信号
ACLK:辅助时钟
MCLK:主时钟
SMCLK:子系统时钟
UCS寄存器操作(UCSCTL0-UCSCTL9 十组寄存器)
UCSCTL0
DCO DCO频拍选择
MOD 调制位计数器。
UCSCTL1
UCSCTL2DCORSEL DCO频率范围选择
DISMOD 调制器禁止使能位
FLLD 预分频器
FLLN 倍频系数(值必须大于0)
UCSCTL3
UCSCTL4SELREF FLL参考时钟选择
FLLREFDIV FLL参考时钟分频器,提供(1 2 4 6 8 12 16)分频
SELA ACLK时钟源选择,可选XT1、VLO、REFO、DCO、DCOCLKDIV、XT2CLK
SELS SMCLK时钟源选择。
SELM MCLK时钟源选择。
UCSCTL5
DIVPA ACLK外部有效输出分频,提供(1,2,4,8,16,32)分频
DIVA ACLK外部有效输出分频
DIVS SMCLK外部有效输出分频
DIVM MCLK外部有效输出分频
UCSCTL6
XT2DRIVE XT2振荡器电流驱动能力调整
XT2BYPASS XT2旁路选择
XT2OFF 关闭XT2振荡器
XT1DRIVE XT1振荡器电流驱动能力调整
XTS XT1工作模式选择
XT1BYPASS XT1旁路选择
XCAP 振荡器负载电容选择
SMCLKOFF SMCLK关闭控制位
XT1OFF 关闭XT1振荡器
UCSCTL7
XT2OFFG XT2错误置位
XT1HFOFFG 高频模式 XT1错误置位
XT1LFOFFG 低频模式 XT1错误置位
DCOOFFG DCO错误置位
UCSCTL8
MODOSCREQEN MODOCS时钟请求使能
SMCLKREQEN SMCLK时钟请求使能
MCLKREQEN MCLK时钟请求使能
ACLKREQEN ACLK时钟请求使能
UCSCTL9
XT2BYPASSLV 选择XT2旁路输入电平
XT1BYPASSLV 选择XT1旁路输入电平