这几天忙里偷闲的把之前的笔记整理了一下发到了博客上边，总结下了这一学期在FPGA上前进的极其有限。完成的工程只有完整的只有CPU（单周期，多周期，流水线），但是在学期初在softmax实现上和老师以及学长那边开阔了不少的眼界。随着课程的深入（主要是数字集成电路和计算机组成原理实践两节课给予的帮助非常非常大），真的感受到了自己接触到的实在太浅显，甚至都没有真正的体现出FPGA的优势。在EDA中真正的第一次去接触仿真和综合，和之前自己只是在ISE中自动生成的TESTBANCH简直是天然之别。之前的设计重在实现功能了，没有去研究他是否浪费资源。可以说，我们把硬件描述语言使用成了硬件设计语言了。在设计工程中没有使用标注化的描述，比如一个ROM就去随心所欲的描述他的读写口，在综合时就不会综合成一个标准的ROM，他就会大量的浪费资源，这就会是我们的设计在速度与面积上一个都没有沾边（尤其是在做完一个简单的设计，除法器，看他的面积报告和时序报告，完全的一副垃圾代码的模样）。
后期学习就需要多接触这些方面了，优化自己描述方式，有数电知识指导，完成高质量设计吧。