UART（串口）收发模块设计

关注微信公众号：小鱼FPGA ，获取串口(uart)的Verilog设计源码详解与demo。

《UART（串口）收发模块设计- 01》

https://mp.weixin.qq.com/s?__biz=MzUyMzc2NTY3Mg==&mid=2247484170&idx=1&sn=7cd143c32b716e4d6d25e775f2363e8c&chksm=fa36d1cdcd4158db81ab964508e336c8849c5d9d369b62bb949e1043b941d4ef24b0b094f1e7&token=146624031&lang=zh_CN#rd

《UART（串口）收发模块设计- 02》

https://mp.weixin.qq.com/s?__biz=MzUyMzc2NTY3Mg==&mid=2247484170&idx=1&sn=7cd143c32b716e4d6d25e775f2363e8c&chksm=fa36d1cdcd4158db81ab964508e336c8849c5d9d369b62bb949e1043b941d4ef24b0b094f1e7&token=146624031&lang=zh_CN#rd