[计算机组成原理] 第四章 存储器系统 Part 1

第四章 存储器系统 Part 1

4.1 存储器分类

按与CPU的连接和功能分类

• 主存储器Main Memory/Storage（内存，主存）CPU可以直接访问，存放当前运行的程序和数据

• 辅存储器Secondary Memory/Storage（外存，辅存）CPU不能直接访问，存放当前不参加运行的程序和数据

• 高速缓冲存储器（Cache）介于主存和CPU之间，解决CPU与主存的速度匹配问题。存放CPU立即要运行或刚使用过的程序和数据

按存取方式分类

• 随机存取存储器RAM（Random Access Memory）

  任何单元的内容均可按其地址随机地读取/写入。存取时间与单元物理位置无关。

  主要用于主存

• 只读存储器ROM（Read Only Memory）

  任何单元的内容只能随机地读取或写入

  可以作为主存的一部分，用以存放不变的程序和数据

• 顺序存取存储器SAM（Sequential Access Memory）

  所存信息的排列，寻址，读写，按顺序进行。存取时间与单元物理位置有关。

  e.g. 磁带存储器

• 直接存取存储器DAM（Direct Access Memory）

  介于RAM和SAM之间。

  e.g. 磁盘，先将磁头指向被选磁道，再在被选磁道上顺序读取

• 按内容寻址存储器CAM（Content Addressed Memory）相联存储器AM（Associated Memory）

  先按信息内容寻址，再按地址访问

按存储介质分类

• 磁芯存储器

  利用磁性材料的两个不同剩磁状态存放0/1

• 半导体存储器

  双极型，MOS型

• 磁表面存储器

  利用涂在基体表面的一层磁性材料存放0/1

  磁盘、磁带

• 光存储器

  利用光学原理，通过能量高度集中的激光束照在基体表面引起物理/化学变化，记忆0/1

按信息的可保存性分类

• 易失性存储器

  掉电信息自动消失，e.g. 半导体RAM

• 非易失性存储器

  掉电后信息仍能保存，e.g. ROM，磁盘，光盘

4.2 主存储器的组成和基本操作

基本组成框图

相关概念

存储元件（存储元，存储位）：存储一位二进制信息的物理器件

存储单元：由一组存储元件组成

每个存储单元都有唯一的地址，对某一存储单元进行读写需给出地址

存储体（存储阵列）：由大量存储单元构成

主存储器：其核心部分为存储体（存储阵列），增加了上图的一些。

字节：1字节=8位

字：CPU一次能够处理数据位数的最大值，为一个字

64位CPU/系统：1字=8字节=64位 32位CPU/系统：1字=4字节=32位

64位系统兼容32位系统

字长：1字的位数，又被称为“机器字长”

取决于数据总线的宽度（32/64位）
存储字长：一个存储单元存储的二进制位数
如果是按字寻址，存储字长=机器字长
如果是按字节寻址，存储字长=8位

编址单位：存储器中可寻址的最小单位。

• 按字节编址

• 按字编址

  e.g. 32位字长，按字节编址的计算机。1字包含4个可单独寻址的字节，以地址低两位区分

​ 32位字长，按字编址的计算机。1字就是1个单独寻址的字

各部件功能

地址寄存器MAR：用于存放所要访问的存储单元的地址

地址译码驱动电路：把地址寄存器中的地址进行译码，通过对应的地址选择线到存储阵列中找到所要访问的存储单元并驱动其完成指定的存取操作。

读写电路（R/W）/数据寄存器MDR：根据CPU的读写命令（1）把数据寄存器中的内容写入被访问的存储单元或者（2）从被访问的存储单元读信息送入数据寄存器

数据寄存器是存储器与计算机其他功能部件联系的桥梁

时序控制电路：接收CPU的读写控制信号，产生存储器操作所需的各种时序控制信号，控制存储器完成指定操作

主存与CPU的连接

MAR/MDR 逻辑上属于主存，物理上属于CPU！！

同步/异步控制

多数采用同步控制，数据传送在固定的时间间隔内完成，此时间间隔称为“存储周期”

异步控制当存储器完成读写操作后，需要向CPU会送MFC“存储器功能完成”信号

Memory Function Complete

4.3 存储器的主要技术指标

存储容量

1K = 2¹⁰; 1M = 2²⁰; 1G = 2³⁰ 需要10/20/30根地址线

对于存储芯片的容量

存储芯片能够存储的二进制信息的位数。

• 存储单元数 * 每个单元的位数

  512k * 16位

对于计算机存储器的容量

存储器能够存储的字节数

• 字节数

  4M 字节

速度

t_A 访问时间（取数时间）：

Memory Access Time

存储器收到CPU读/写、地址信号 ——> 数据读入MDR

存储器收到CPU读/写、地址信号 ——> 从MDR写入MEM

t_CA 芯片访问时间：

Chip Access Time

加载到存储器芯片上的选片（CS Chip Select）信号有效 ——> 读取的数据或指令在存储器芯片的数据引脚上可以使用

t_OE：

Output Enable Time

OE读信号有效 ——> 读取的数据或指令在存储器芯片的数据引脚上可以使用

T_M 存储周期：

Memory Time

数据传送（存取）在固定间隔时间内完成

T_M ≥ t_A ：因为存储器在一次存取操作后需要有一定的恢复时间

注： OE比CS先有效，是为了提前做好“准备”

带宽

定义：存储器单位时间内所存取的二进制信息的位数。

也被称作存储器数据传输率、频宽B_M

带宽 = 一个存储周期获得的信息位数 / 存储周期

一个存储周期获得的信息位数 = CPU一次能够处理数据位数的最大值 = (机器)字长 = 存储器总线宽度

​ $$B_M=\frac{W}{T_M}$$（单位：MBps 兆字节/秒）

价格

定义：每位的价格

c：每位价格 C总：总价格 S：存储器容量（注意这里是位不是字节）

​ $$c=\frac{C总}{b}$$

可靠性

衡量指标：主存的平均无故障时间MTBF Mean Time Between Failure

4.4 存储器系统的层次结构

自下而上，速度变快，存储容量变小，价格变高