目录
在掌握了组合逻辑电路后，我们进入数字电子技术的核心进阶内容——时序逻辑电路。这类电路具有"记忆"功能，其输出不仅取决于当前输入，还与电路的历史状态相关。本篇章将系统讲解从基本存储单元到复杂状态机的完整知识体系。
一、时序电路基础概念
1.1 核心特征与分类
- 与组合电路的本质区别：
- 包含存储元件（触发器、寄存器）
- 存在反馈路径
- 受时钟信号同步控制（同步时序电路）
- 两类时序电路：
类型 输出依赖关系 典型应用 Moore型 仅与当前状态有关 计数器、状态机 Mealy型 与当前状态和输入都有关 序列检测器、通信协议处理
1.2 时钟信号关键参数
- **周期(T)**与频率(f)：
f = 1/T - 建立时间(tsu)：输入信号在时钟上升沿前必须稳定的最短时间
- 保持时间(th)：时钟沿后输入信号需维持稳定的最短时间
- 时钟偏斜(skew)：同一时钟到达不同触发器的时间差
二、存储元件详解
2.1 锁存器 vs 触发器
| 特性 | 锁存器(Latch) | 触发器(Flip-Flop) |
|---|---|---|
| 触发方式 | 电平敏感 | 边沿敏感（上升/下降沿） |
| 抗干扰性 | 较差（易受毛刺影响） | 较强 |
| 应用场景 | 异步设计、临时存储 | 同步系统核心存储单元 |
D触发器的Verilog实现
module D_FF(
input clk, rst_n, D,
output reg Q
);
always @(posedge clk or negedge rst_n) begin
if(!rst_n) Q <= 1'b0; // 异步复位
else Q <= D; // 时钟上升沿采样
end
endmodule2.2 寄存器与移位寄存器
- 并行加载寄存器：
n个D触发器的集合，用于暂存n位数据 - 移位寄存器类型：
- 串入并出(SIPO)：实现串行到并行转换
- 并入串出(PISO)：用于数据压缩传输
- 环形移位寄存器：应用于伪随机序列生成
三、同步时序电路设计
3.1 有限状态机(FSM)设计流程
- 问题抽象：确定输入/输出和所需状态
- 状态图绘制：使用圆圈表示状态，箭头表示转移条件
- 状态编码：常用方案包括二进制编码、格雷码、独热码(One-Hot)
- 次态逻辑设计：通过状态转移表推导组合逻辑
状态编码方案对比
| 编码方式 | 优点 | 缺点 | 适用场景 |
|---|---|---|---|
| 二进制 | 占用最少触发器 | 可能产生毛刺 | 状态数较多时 |
| 格雷码 | 相邻状态仅1位变化 | 解码逻辑复杂 | 计数器设计 |
| 独热码 | 逻辑简单、速度快 | 触发器用量大 | FPGA中的状态机 |
3.2 经典时序电路实例
3.2.1 同步计数器设计
- 模5计数器Verilog实现：
verilog
module mod5_counter(
input clk, rst_n,
output reg [2:0] count
);
always @(posedge clk or negedge rst_n) begin
if(!rst_n) count <= 3'b000;
else count <= (count == 3'b100) ? 3'b000 : count + 1;
end
endmodule3.2.2 序列检测器（检测"1101"）
- Mealy型状态转移图：
S0 --0--> S0 S0 --1--> S1 S1 --1--> S2 S2 --0--> S3 S3 --1--> S0 (输出检测信号)
四、时序分析与时序约束
4.1 最大时钟频率计算
f<sub>max</sub> = 1 / (t<sub>prop</sub> + t<sub>comb</sub> + t<sub>su</sub> + t<sub>skew</sub>)
- tprop：触发器传播延迟
- tcomb：组合逻辑延迟
4.2 时序违例解决方案
- 流水线设计：插入寄存器分割长组合路径
- 时钟门控：通过使能信号降低动态功耗
- 多周期路径约束：对特定路径放宽时序要求
五、实践项目与工具
5.1 推荐实验项目
- 基础实验：
- 用JK触发器构建4位异步计数器
- 实现自动售货机控制状态机（至少5个状态）
- 进阶挑战：
- 设计UART接收机（包含起始位检测、数据采样、校验）
- 实现带预置数的可逆计数器（up/down控制）
5.2 开发工具链
- 仿真工具：
- ModelSim：功能仿真黄金标准
- GTKWave：开源波形查看器
- 综合实现：
- Xilinx Vivado：支持最新UltraScale+器件
- Intel Quartus：针对Cyclone/Arria系列优化
下章预告：存储器系统与接口技术
在下一章中，我们将深入探讨：
- SRAM与DRAM的存储单元结构差异
- 存储器扩展技术（位扩展/字扩展）
- A/D与D/A转换器的核心参数（分辨率、DNL、INL）
- 高速接口技术（LVDS、DDR时序分析）
思考题：如何设计一个可变模数计数器（模值通过4位输入D[3:0]动态配置）？欢迎在评论区分享你的状态机设计思路！