锁相环的设计

一、锁相环(PLL):PLL为稳定度高的振荡器。为了使振荡频率稳定,必须将振荡输出反馈至输入,与稳定的基准信号比较,进行控制。PLL一般包括:鉴相器压控振荡器(VCO)分频器环路滤波器四部分。PLL是将基准信号的频率(相位)与VCO的输出进行比较,其差信号为零那样工作,将PLL的输出,即VCO的输出频率(相位)稳定使其达到与基准信号同等程度的精度。


二、锁相环同步技术:

在数据采集系统中,锁相环(PLL)是一种非常有用的同步技术,因为通过锁相环,可以使不同的数据采集板卡共享同一个采样时钟。因为每块板卡的采样时钟都是同步的,所以都能严格地在同一时刻进行数据采集。


三、鉴相器:包括2各输入,1个输出。鉴相器的输出为模拟信号,在两个输入信号的相位差和频率差相差不是很大的情况下,鉴相器的输出与两输入信号之差成正比。

PLL实际上是一个负反馈系统,只要输入信号在正常范围内,输出信号在“一定时间内”都能跟上输入信号。

捕获:输入信号发生变化后,输出信号跟踪输入信号的过程称为捕获。

锁定:输入信号发生变化后,输出信号跟踪输入信号完毕时称为锁定。

失锁:输入信号发生变化后,输入信号变化过快导致输出信号无法跟踪输入信号时称为失锁。

发布了108 篇原创文章 · 获赞 71 · 访问量 5万+

猜你喜欢

转载自blog.csdn.net/weixin_40877615/article/details/99227879